# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not Assigned

ITO, et al.

Examiner: Not Assigned

Serial No: Not Assigned

Filed: November 24, 2003

Semiconductor Storage Device For:

# TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-345655, which was filed November 28, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

By:

Respectfully submitted,

HOGAN/

Date: November 24, 2003

Anthony J. Orler

Registration No. 41,232 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071

Telephone: 213-337-6700 Facsimile: 213-337-6701

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月28日

出 願 番 号 Application Number:

特願2002-345655

[ST. 10/C]:

[JP2002-345655]

出 願 人
Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年10月15日





【書類名】

特許願

【整理番号】

13881501

【提出日】

平成14年11月28日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/00

【発明の名称】

半導体記憶装置

【請求項の数】

16

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

伊東幹彦

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

平 隆志

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

小 柳 勝

【特許出願人】

【識別番号】

000003078

【住所又は居所】

東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】 吉

武 賢 次

英

俊

【選任した代理人】

【識別番号】 100088889

【弁理士】

【氏名又は名称】 橘 谷

【選任した代理人】

【識別番号】 100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉 元

【選任した代理人】

【識別番号】 100103263

【弁理士】

【氏名又は名称】 川 崎

康

弘

【手数料の表示】

【予納台帳番号】 087654

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

# 【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

#### 【請求項1】

多数のメモリセルおよび該メモリセル内のデータを伝達するビット線を含むメ モリセルアレイと、

前記ビット線に接続され、前記メモリセル内のデータを増幅する増幅回路と、 前記ビット線と前記増幅回路との間に接続された第1のスイッチング素子と、 前記第1のスイッチング素子をオンさせる電圧を前記第1のスイッチング素子 のゲートに印加する第1の基準電圧源と、

前記第1のスイッチング素子のゲートと第1の基準電圧源との間に直列に接続され、かつ互いに並列に接続された第2のスイッチング素子および第3のスイッチング素子と、

前記第2のスイッチング素子および前記第3のスイッチング素子をオンさせる 電圧を該第2のスイッチング素子のゲートおよび該第3のスイッチング素子のゲートへ印加する第2の基準電圧源と、

前記第3のスイッチング素子のゲートと前記第2の基準電圧源との間に接続され、前記第2のスイッチング素子の動作よりも前記第3のスイッチング素子の動作を遅延させる第1のタイミング変更回路とを備えた半導体記憶装置。

#### 【請求項2】

前記第1のタイミング変更回路は、第1の抵抗器および第1のキャパシタからなるRC遅延回路であることを特徴とする請求項1に記載の半導体記憶装置。

#### 【請求項3】

前記第2のスイッチング素子および前記第3のスイッチング素子はPチャネルトランジスタであり、

前記第2および第3のスイッチング素子ゲートが前記第1の基準電圧源に接続 されることによって前記第2および第3のスイッチング素子はオフし、

前記第2および第3のスイッチング素子ゲートが前記第2の基準電圧源に接続 されることによって前記第2および第3のスイッチング素子はオンすることを特 徴とする請求項1に記載の半導体記憶装置。

# 【請求項4】

前記第1のスイッチング素子のゲートにおけるゲート電圧を前記第1のタイミング変更回路へフィードバックするフィードバック回路をさらに備え、

前記第1のタイミング変更回路は、該ゲート電圧が所定の設定電圧を超えたときに、前記第2の基準電圧源を前記第3のスイッチング素子のゲートに接続することを特徴とする請求項1に記載の半導体記憶装置。

#### 【請求項5】

前記第1のタイミング変更回路は、

前記第1の基準電圧源の電圧と前記第2の基準電圧源の電圧との間の電圧を有する第3の基準電圧源と、

前記第3のスイッチング素子のゲートと前記第3の基準電圧源との間に接続され、前記第1のスイッチング素子のゲートに接続されたゲートを有する第4のスイッチング素子と、

前記第3のスイッチング素子のゲートと前記第2の基準電圧源との間に接続され、前記第1のスイッチング素子のゲートに接続されたゲートを有し、前記第4のスイッチング素子とは逆導電型の第5のスイッチング素子とを含み、

前記設定電圧は、前記第3の基準電圧源の電圧と前記第4のスイッチング素子の閾値電圧との差に基づくことを特徴とする請求項4に記載の半導体記憶装置。

#### 【請求項6】

前記第2のスイッチング素子のゲートと前記第2の基準電圧源との間に前記第2の基準電圧源からの電圧を調節する電圧制御回路をさらに備えたことを特徴とする請求項1、請求項2または請求項4のいずれかに記載の半導体記憶装置。

#### 【請求項7】

前記電圧制御回路は、

前記第2のスイッチング素子のゲートと前記第2の基準電圧源との間に介在し、ゲートおよびドレインが前記第2のスイッチング素子のゲートに接続された第6のスイッチング素子を含むことを特徴とする請求項6に記載の半導体記憶装置

# 【請求項8】

前記電圧制御回路は、

前記第6のスイッチング素子のソースと前記第2のスイッチング素子のゲート との間に前記第6のスイッチング素子に対して並列に接続され、ゲートが第1の スイッチング素子のゲートに接続された第7のスイッチング素子を含むことを特 徴とする請求項7に記載の半導体記憶装置。

# 【請求項9】

前記電圧制御回路は、

前記第6のスイッチング素子と前記第2の基準電圧源との間に介在し、ゲート およびドレインが前記第6のスイッチング素子のソースに接続され、ソースが前 記第2の基準電圧源に接続された第8のスイッチング素子をさらに含むことを特 徴とする請求項9に記載の半導体記憶装置。

# 【請求項10】

前記電圧制御回路は、

前記第8のスイッチング素子のソースと前記第2のスイッチング素子のゲート との間に前記第6および第8のスイッチング素子に対して並列に接続され、ゲートが第1のスイッチング素子のゲートに接続されことを特徴とする請求項9に記載の半導体記憶装置。

#### 【請求項11】

前記電圧制御回路は、前記第7のスイッチング素子よりも閾値が高い第9のスイッチング素子を含むことを特徴とする請求項10に記載の半導体記憶装置。

#### 【請求項12】

前記第1の基準電圧源の電圧と前記第2の基準電圧源の電圧との間の電圧を有する第3の基準電圧源と、

前記第2の基準電圧源の電圧と前記第3の基準電圧源の電圧との間の電圧を有する第4の基準電圧源と、

前記第3の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第10のスイッチング素子と、

前記第4の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続さ

れた第11のスイッチング素子と、

前記第11のスイッチング素子と前記第1のスイッチング素子のゲートとの間に接続された第2の抵抗器とをさらに備え、

前記第10のスイッチング素子がオン状態のときには前記第11のスイッチング素子はオフ状態であり、前記第11のスイッチング素子がオン状態のときには、前記第10のスイッチング素子はオフ状態であることを特徴とする請求項1に記載の半導体記憶装置。

#### 【請求項13】

前記第10のスイッチング素子および前記第11のスイッチング素子の動作は 前記増幅回路を活性化する信号に同期化されていることを特徴とする請求項12 に記載の半導体記憶装置。

#### 【請求項14】

前記第1の基準電圧源の電圧と前記第2の基準電圧源の電圧との間の電圧を有する第3の基準電圧源と、

前記第2の基準電圧源の電圧と前記第3の基準電圧源の電圧との間の電圧を有する第4の基準電圧源と、

前記第3の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第10のスイッチング素子と、

前記第4の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第11のスイッチング素子と、

前記第4の基準電圧源と前記第1のスイッチング素子のゲートとの間において 前記第11のスイッチング素子と並列に接続された第12のスイッチング素子と

前記第11のスイッチング素子の動作よりも前記第12のスイッチング素子の動作を遅延させる第2のタイミング変更回路とをさらに備えたことを特徴とする請求項1に記載の半導体記憶装置。

#### 【請求項15】

前記第2のタイミング変更回路は、第2の抵抗器および第2のキャパシタからなるRC遅延回路であることを特徴とする請求項14に記載の半導体記憶装置。

# 【請求項16】

前記第1のスイッチング素子のゲートにおけるゲート電圧を前記第2のタイミング変更回路へフィードバックするフィードバック回路をさらに備え、

前記第2のタイミング変更回路は、前記ゲート電圧が所定の設定電圧を超えた ときに、前記第2の基準電圧源を前記第3のスイッチング素子のゲートに接続す ることを特徴とする請求項14に記載の半導体記憶装置。

# 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

【発明の属する技術分野】

本発明は半導体記憶装置に関する。

[0002]

# 【従来の技術】

DRAM等の半導体記憶装置においては、微細化が進むにつれてビット線対の間の結合容量が増大している。この結合容量の増大は、メモリセルに記憶されているデータを増幅するときに干渉を引き起こす。従来から半導体記憶装置は、この干渉によるノイズを防止するために、データをメモリセルから読み出した後、データを増幅するときにビット線とセンスアンプとを切断するように構成されている。

# [0003]

図21は、従来の半導体記憶装置に備えられた増幅回路10の回路図である。図21の左側にメモリセル11、その右側にメモリセル12が示されている。メモリセル11には、ビット線対BLL/bBLLが接続されている。メモリセル12には、ビット線対BLR/bBLRが接続されている。ビット線対BLS/bBLSは、増幅回路10内のセンスアンプ16に接続されている。ビット線対BLS/bBLSに接続されている。ビット線対BLS/bBLSに接続されている。ビット線対BLS/bBLSに接続されている。

[0004]

トランジスタQ9およびQ10は制御信号ΦLによって制御され、トランジス

タQ12およびQ11は制御信号ΦRによって制御される。メモリセル11が選択された場合には、トランジスタQ12およびQ11がオフ状態に切り替えられる。それによって、ビット線対BLS/bBLSがビット線対BLR/bBLRから切断される。一方、メモリセル12が選択された場合には、トランジスタQ9およびQ10がオフ状態に切り替えられる。それによって、ビット線対BLS/bBLSがビット線対BLL/bBLLから切断される。ビット線対BLS/bBLSがビット線対BLR/bBLRまたはBLL/bBLLから切断されることによって、増幅回路10内のビット線対BLS/bBLSからメモリセルアレイCA内のビット線BLLの容量を分離する。

# [0005]

増幅回路10内のプリチャージ回路15は、メモリセル11または12が選択される前に、各ビット線対BLL/bBLL、BLR/bBLRおよびBLS/bBLSをVrefにプリチャージしている。センスアンプ16は、メモリセル11またはメモリセル12からのデータを増幅する。

# [0006]

図22は、図21に示された増幅回路10个制御信号 $\Phi$ Lを与える制御回路20の回路図である。制御回路20は、制御信号 $\Phi$ Lとして、Vpp、Vdd、ViiまたはVssのいずれかの電圧値を出力することができる。

#### [0007]

昇圧信号BOOST-Lは、PチャネルトランジスタQ39をオン状態にして、それにより、制御信号  $\phi$  Lの電圧をVppへ昇圧させることができる。Vppは、トランジスタQ9、Q10を駆動能力の高い状態させる制御信号 $\Phi$  Lの電圧であり、Vddよりも高い電圧である。

#### [0008]

分離信号b I S O - L は、NANDゲートG 1 4 を介して、PチャネルトランジスタQ 3 5 をオン状態にし、それによって、制御信号 $\phi$  L の電圧を V ddにすることができる。 V ddはビット線対B L L / b B L R / b B L R およびB L S / b B L S をプリチャージしているときの制御信号 $\phi$  L の電圧である。

#### [0009]

また、分離信号b I SO-Lは、NORゲートG16を介して、NチャネルトランジスタQ36をオン状態にし、それによって、制御信号 $\phi$ Lの電圧をViiにすることができる。Viiは、トランジスタQ9、Q10をオフ状態にする電圧である。ViiはVssよりも高くVddよりも低い電圧である。

# [0010]

選択信号SEL-Rは、NチャネルトランジスタQ34をオン状態にし、それによって、制御信号 $\phi$ Lの電圧をVssにすることができる。Vssは接地電圧である。また、選択信号SEL-Rは、PチャネルトランジスタQ31およびNチャネルトランジスタQ32から成るスイッチを制御する。それによって、昇圧信号BOOST-Lの反転信号bBOOST-LがNANDゲートG14およびNORゲートG16へ入力される。選択信号SEL-Rは、図21に示されたメモリセル12を選択する場合にハイ(high)になり、図21に示されたメモリセル11を選択する場合にロウ(low)になる。

# $[0\ 0\ 1\ 1]$

図23は、図21に示された増幅回路10および図22に示された制御回路20の動作を示すタイミングチャートである。図23を参照して、増幅回路10がメモリセル11のデータを増幅するときの動作を説明する。増幅回路10がデータを読み出す前は、制御信号 $\Phi$ Lの電圧がVddである。よって、トランジスタQ9、Q10、Q12およびQ11はオン状態にある。

#### $[0\ 0\ 1\ 2]$

まず、プリチャージ信号 E Q を口中にしてプリチャージ回路 1 5 をオフにする (時点 t 0 )。このとき、制御信号  $\Phi$  R の電圧が V ss になることによりトランジスタ Q 1 1 、Q 1 2 がオフ状態に切り替えられる。それにより、メモリセル 1 2 が増幅回路 1 0 から分離される。

# [0013]

次に、ワード線WLLをハイにすることによって、NチャネルトランジスタQ1をオン状態にする(時点 t1)。それにより、センスアンプ16がメモリセル11のデータを受信する。

#### [0014]

次に、分離信号b ISO-Lを口立にすることによって、トランジスタQ35をオフ状態に切り替え、かつトランジスタQ36をオン状態に切り替える(時点t2)。それによって、電圧Viiが電圧Vddに代わって制御信号 $\Phi$ Lとして増幅回路10へ印加される。制御信号 $\Phi$ Lの電圧がVddからViiへ遷移するので、図21に示されたトランジスタQ9およびQ10はオフ状態に切り替わる。

# [0015]

その後、センスアンプ16はメモリセル11のデータを増幅する。データを増幅した後、昇圧信号BOOST-Lをハイにする(時点  $t_3$ )。PチャネルトランジスタQ39がオン状態に切り替わり、制御信号 $\Phi$ Lの電圧がVppになる。それによって、図21に示すトランジスタQ9、Q10が再びオン状態に切り替わり、増幅されたデータがメモリセル11へ再度書き込まれる。制御信号 $\Phi$ Lの電圧がVddよりも高いVppになるので、キャパシタC1に充分な電荷が蓄積され得る。

#### $[0\ 0\ 1\ 6]$

次に、ワード線WLLをロウにする(時点 t 4)。

#### [0017]

さらに、分離信号b I S O - L をハイ、昇圧信号B O O S T - L をロウにすることによって、制御信号 $\Phi$  L および $\Phi$  R を V ddに戻す(時点 t 5)。それによって、トランジスタQ 9 およびQ 1 0 はオン状態を維持し、トランジスタQ 1 1 およびQ 1 2 はオン状態へ切り替わる。また、このとき、プリチャージ信号 E Q をハイにすることによって、ビット線対B L L / b B L L / b B L R / b B L R / b B L R / b B L S / b D / b /

#### [0018]

# 【発明が解決しようとする課題】

上述の従来技術によれば、時点 t 2 において、制御信号ΦLがViiになることによって、ビット線対BLS/bBLSがビット線対BLL/bBLLから切断される。その結果、センスアンプ16がデータを増幅している時に、ビット線対BLL/bBLLの結合容量に起因するノイズが防止される。また、センスアンプ16は、ビット線対BLS/bBLSの電位差を増幅すれば足りるので、デー

タを高速に増幅することができる。

# [0019]

しかし、データをメモリセル 1 1 へ再度書き込むために、センスアンプ 1 6 は、ビット線対 B L S / b B L S 内のデータを増幅した後に、ビット線対 B L L / b B L L の電位差をビット線対 B L S / b B L S と同様に増幅しなければならない。ビット線対 B L L / b B L L の電位差の増幅が開始される時点は、制御信号 Φ L が V ppになる時点 t 3 である。

# [0020]

このとき、制御信号ΦLはViiからVppへ急激に増幅されるので、トランジスタQ9およびQ10が瞬時にオン状態に切り替わる。それによって、ビット線対BLS/bBLSの容量にビット線対BLL/bBLLの容量が急激に加わる。その結果、ハイレベルに増幅されたビット線bBLSの電圧はビット線bBLLに接続されることによって低下する。一方で、ロウレベルに増幅されたビット線BLSの電圧はビット線BLLとの接続により上昇する。即ち、ビット線対BLS/bBLSにノイズが発生する。

# [0021]

このノイズにより、ビット線 b B L S とビット線 B L S との電位差が逆転して しまう場合も生じ得る。それによって、データが誤って認識されてしまうという 問題が生じる。

#### [0022]

そこで、本発明の目的は、データを高速に増幅することができ、尚且つ、データの増幅時にビット線の容量に起因するノイズを防止した半導体記憶装置を提供することである。

#### [0023]

#### 【課題を解決するための手段】

本発明に従った実施の形態による半導体記憶装置は、多数のメモリセルおよび 該メモリセル内のデータを伝達するビット線を含むメモリセルアレイと、前記ビット線に接続され、前記メモリセル内のデータを増幅する増幅回路と、前記ビット線と前記増幅回路との間に接続された第1のスイッチング素子と、前記第1の スイッチング素子をオンさせる電圧を前記第1のスイッチング素子のゲートに印加する第1の基準電圧源と、前記第1のスイッチング素子のゲートと第1の基準電圧源との間に直列に接続され、かつ互いに並列に接続された第2のスイッチング素子および第3のスイッチング素子と、前記第2のスイッチング素子および前記第3のスイッチング素子をオンさせる電圧を該第2のスイッチング素子のゲートおよび該第3のスイッチング素子のゲートへ印加する第2の基準電圧源と、前記第3のスイッチング素子のゲートと前記第2の基準電圧源との間に接続され、前記第2のスイッチング素子の動作よりも前記第3のスイッチング素子の動作を遅延させる第1のタイミング変更回路とを備える。

#### [0024]

前記第1のタイミング変更回路は、第1の抵抗器および第1のキャパシタからなるRC遅延回路でよい。

# [0025]

前記第2のスイッチング素子および前記第3のスイッチング素子はPチャネルトランジスタであり、前記第2および第3のスイッチング素子ゲートが前記第1の基準電圧源に接続されることによって前記第2および第3のスイッチング素子はオフし、前記第2および第3のスイッチング素子ゲートが前記第2の基準電圧源に接続されることによって前記第2および第3のスイッチング素子はオンするように構成されてもよい。

#### [0026]

該半導体記憶装置は、前記第1のスイッチング素子のゲートにおけるゲート電圧を前記第1のタイミング変更回路へフィードバックするフィードバック回路をさらに備え、前記第1のタイミング変更回路は、該ゲート電圧が所定の設定電圧を超えたときに、前記第2の基準電圧源を前記第3のスイッチング素子のゲートに接続するように構成されてもよい。

#### [0027]

前記第1のタイミング変更回路は、前記第1の基準電圧源の電圧と前記第2の 基準電圧源の電圧との間の電圧を有する第3の基準電圧源と、前記第3のスイッ チング素子のゲートと前記第3の基準電圧源との間に接続され、前記第1のスイ ッチング素子のゲートに接続されたゲートを有する第4のスイッチング素子と、前記第3のスイッチング素子のゲートと前記第2の基準電圧源との間に接続され、前記第1のスイッチング素子のゲートに接続されたゲートを有し、前記第4のスイッチング素子とは逆導電型の第5のスイッチング素子とを含み、前記設定電圧は、前記第3の基準電圧源の電圧と前記第4のスイッチング素子の閾値電圧との差に基づくように構成されてもよい。

# [0028]

好ましくは、前記第2のスイッチング素子のゲートと前記第2の基準電圧源との間に前記第2の基準電圧源からの電圧を調節する電圧制御回路をさらに備える

#### [0029]

好ましくは、前記電圧制御回路は、前記第2のスイッチング素子のゲートと前 記第2の基準電圧源との間に介在し、ゲートおよびドレインが前記第2のスイッ チング素子のゲートに接続された第6のスイッチング素子を含む。

# [0030]

好ましくは、前記電圧制御回路は、前記第6のスイッチング素子のソースと前記第2のスイッチング素子のゲートとの間に前記第6のスイッチング素子に対して並列に接続され、ゲートが第1のスイッチング素子のゲートに接続された第7のスイッチング素子を含む。

#### $[0\ 0\ 3\ 1]$

好ましくは、前記電圧制御回路は、前記第6のスイッチング素子と前記第2の 基準電圧源との間に介在し、ゲートおよびドレインが前記第6のスイッチング素 子のソースに接続され、ソースが前記第2の基準電圧源に接続された第8のスイッチング素子をさらに含む。

#### [0032]

好ましくは、前記電圧制御回路は、前記第8のスイッチング素子のソースと前記第2のスイッチング素子のゲートとの間に前記第6および第8のスイッチング素子に対して並列に接続され、ゲートが第1のスイッチング素子のゲートに接続されている。

#### [0033]

さらに好ましくは、前記電圧制御回路は、前記第7のスイッチング素子よりも 閾値が高い第9のスイッチング素子を含む。

# [0034]

該半導体記憶装置は、前記第1の基準電圧源の電圧と前記第2の基準電圧源の電圧との間の電圧を有する第3の基準電圧源と、前記第2の基準電圧源の電圧と前記第3の基準電圧源の電圧との間の電圧を有する第4の基準電圧源と、前記第3の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第10のスイッチング素子と、前記第4の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第11のスイッチング素子と、前記第11のスイッチング素子とが記第1のスイッチング素子と、前記第11のスイッチング素子とが記第1のスイッチング素子のゲートとの間に接続された第2の抵抗器とをさらに備え、

好ましくは、前記第10のスイッチング素子がオン状態のときには前記第11 のスイッチング素子はオフ状態であり、前記第11のスイッチング素子がオン状態のときには、前記第10のスイッチング素子はオフ状態である。

#### [0035]

好ましくは、前記第10のスイッチング素子および前記第11のスイッチング素子の動作は前記増幅回路を活性化する信号に同期化されている。

#### [0036]

該半導体記憶装置は、前記第1の基準電圧源の電圧と前記第2の基準電圧源の電圧との間の電圧を有する第3の基準電圧源と、前記第2の基準電圧源の電圧と前記第3の基準電圧源の電圧との間の電圧を有する第4の基準電圧源と、前記第3の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第10のスイッチング素子と、前記第4の基準電圧源と前記第1のスイッチング素子のゲートとの間に接続された第11のスイッチング素子と、前記第4の基準電圧源と前記第1のスイッチング素子とが記第11のスイッチング素子と並列に接続された第12のスイッチング素子と、前記第11のスイッチング素子と並列に接続された第12のスイッチング素子と、前記第11のスイッチング素子の動作よりも前記第12のスイッチング素子の動作を遅延させる第2のタイミング変更回路とをさらに備えてもよい。

# [0037]

前記第2のタイミング変更回路は、第2の抵抗器および第2のキャパシタからなるRC遅延回路でよい。

# [0038]

該半導体記憶装置は、前記第1のスイッチング素子のゲートにおけるゲート電圧を前記第2のタイミング変更回路へフィードバックするフィードバック回路をさらに備え、前記第2のタイミング変更回路は、前記ゲート電圧が所定の設定電圧を超えたときに、前記第2の基準電圧源を前記第3のスイッチング素子のゲートに接続するように構成してもよい。

# [0039]

# 【発明の実施の形態】

以下、図面を参照し、本発明による実施の形態を説明する。実施の形態は本発明を限定するものではない。以下の実施の形態は、Nチャネルトランジスタに代えてPチャネルトランジスタを設け、Pチャネルトランジスタに代えてNチャネルトランジスタを設けてもその実施の形態の効果を失わない。但し、この場合、各信号のレベルを、適宜、変更する必要がある。

#### $[0\ 0\ 4\ 0]$

図1は、本発明に係る第1の実施の形態に従ったDRAM型の半導体記憶装置のブロック図である。半導体記憶装置は、メモリセルアレイCAL、メモリセルアレイCARおよびセンスアンプ領域S/Aを備える。メモリセルアレイCALおよびCARはメモリセルMC、ビット線BLおよびワード線WLを含む。センスアンプ領域S/Aはビット線BLと接続されている。センスアンプ領域S/AはメモリセルMC内のデータを増幅するセンスアンプ116(図2参照)を有する。センスアンプ116は、2つのメモリセルアレイCAL、CARに共用される共有センスアンプ(shared sense amplifier)である。半導体記憶装置は、外部からの信号RASバー、CASバーおよびWEバーをそれぞれ一時的に格納するバッファRAB、CABおよびDQBと、それらの信号をデコードするデコーダRD、CDと、内部電圧発生回路VGとをさらに備える。

# [0041]

図2は、センスアンプ領域S/Aに含まれる増幅回路100の回路図である。図2の左側に示されているメモリセル11、ビット線対BLL/bBLLは、メモリセルアレイCALに含まれる。図2の右側に示されているメモリセル12、ビット線対BLR/bBLRは、メモリセルアレイCARに含まれる。ビット線対BLS/bBLSは、センスアンプ領域S/Aに含まれる。ビット線対BLL/bBLR/bBLRは、メモリセル11に接続されている。ビット線対BLR/bBLRは、メモリセル12に接続されている。ビット線対BLS/bBLSは、増幅回路100内のセンスアンプ116に接続されている。尚、ビット線bBLLは、BLLの反転信号を搬送するビット線であり、BLLバーを意味する。BLRとbBLRおよびBLSとbBLSも同様の関係にある。

# [0042]

ビット線BLLとビット線BLSとの間にはNチャネルトランジスタQ109 が接続され、ビット線bBLLとビット線bBLSとの間にはNチャネルトランジスタQ110が接続されている。ビット線BLRとビット線BLSとの間にはNチャネルトランジスタQ112が接続され、ビット線bBLRとビット線bBLSとの間にはNチャネルトランジスタQ111が接続されている。トランジスタQ109およびQ110は制御信号ΦLによって制御され、トランジスタQ112およびQ111がオフ状態に切り替えられ、それによって、ビット線BLSおよびビット線bBLSがそれぞれビット線BLRおよびビット線bBLSがそれぞれビット線BLRおよびビット線bBLRがら切断される。一方、メモリセル12が選択された場合には、トランジスタQ109およびQ110がオフ状態に切り替えられる。

# [0043]

プリチャージ回路115は、NチャネルトランジスタQ113、Q114およびQ115を備えている。トランジスタQ113、Q114およびQ115のそれぞれのゲートがプリチャージ信号EQに接続されている。それによって、トランジスタQ113、Q114およびQ115は、プリチャージ信号EQによって制御され、ビット線対BLL/bBLL、BLR/bBLRおよびBLS/bB

LSをVrefにプリチャージすることができる。

# [0044]

センスアンプ116は、NチャネルトランジスタQ103、Q104およびP チャネルトランジスタQ106、Q107を備えている。メモリセル11または 12のデータを増幅するときには、Nチャネルセンスアンプ制御信号SENをハ イ、かつPチャネルセンスアンプ制御信号bSEPを口ウにする。それによって 、センスアンプ116が活性化され、メモリセルから受けたデータが増幅される

#### [0045]

図3は、本実施の形態による半導体記憶装置内の増幅回路100を制御する制御回路200の回路図である。制御回路200は、制御信号ΦLとして、Vpp、Vss、VddまたはViiのいずれかの電圧値を増幅回路100へ出力することができる。Vppは第1の基準電圧源の電圧である。Vssは第2の基準電圧源の電圧である。Vddは第3の基準電圧源の電圧である。さらに、Viiは第4の基準電圧源の電圧である。

# [0046]

VddはトランジスタQ109、Q110をオン状態にする電圧である。Vddはビット線対BLL/bBLL、BLR/bBLRおよびBLS/bBLSをプリチャージしているときに制御信号ΦLとして用いられる。

#### [0047]

Vppは、トランジスタQ109、Q110を高い駆動状態にオンさせる電圧である。VppはVddよりも高い電圧である。増幅後のデータをメモリセル111または112に再び書き込む際に制御信号 $\Phi$ Lの電圧をVppにすることによって、キャパシタC1またはC2に充分な電荷が与えられ得る。

# [0048]

Viiは、トランジスタQ109、Q110をオフ状態にする電圧である。センスアンプ116がデータを増幅する際に制御信号 $\Phi$ Lの電圧をViiにすることによって、ビット線対BLS/bBLSがビット線対BLL/bBLLから分離される。その結果、センスアンプ116は、ビット線対BLL/bBLLの結合容

量に起因するノイズに影響されることなく、ビット線対BLS/bBLS内のデータを増幅させることができる。

# [0049]

Vssは接地電圧である。制御信号ΦLの電圧がVssであることによって、トランジスタQ109およびQ110は完全にオフ状態となる。尚、ViiはVssよりも高くVddよりも低い電圧である。

# [0050]

PチャネルトランジスタQ139が、第1の基準電圧源と図2に示すトランジスタQ109およびQ110のゲートとの間に直列に接続されている。トランジスタQ139のソースは第1の基準電圧源に接続され、そのドレインはトランジスタQ109およびQ110のゲートに接続されている。トランジスタQ139のサイズはトランジスタQ39(図22参照)より小さい。

# [0051]

PチャネルトランジスタQ140が、第1の基準電圧源と図2に示すトランジスタQ109およびQ110のゲートとの間に直列に接続され、尚且つ、トランジスタQ139に対して並列に接続されている。トランジスタQ140のソースは第1の基準電圧源に接続され、そのドレインはトランジスタQ109およびQ110のゲートに接続されている。トランジスタQ140のサイズはトランジスタQ139よりも大きい。

#### [0052]

トランジスタQ139のゲートはインバータG111に接続されている。トランジスタQ140のゲートは遅延回路TDを介してインバータG111に接続されている。遅延回路TDは、タイミング変更回路の具体例である。インバータG111は昇圧信号BOOST-Lを昇圧信号bBOOST-L1へ反転させる。従って、昇圧信号BOOST-Lがハイのときに、Vss(ロウ)が昇圧信号bBOOST-L1として出力される。一方、昇圧信号BOOST-Lがロウのときに、Vpp(ハイ)が昇圧信号bBOOST-L1として出力される。

#### [0053]

トランジスタQ140のゲートには遅延回路TDが接続されているので、昇圧

信号bBOOST-L2は、昇圧信号bBOOST-L1がトランジスタQ139ゲートへ与えられる時点よりも時間的に遅れてトランジスタQ140へ与えられる。よって、トランジスタQ140の動作は、トランジスタQ139の動作よりも遅延する。

# [0054]

第3の基準電圧源と第4の基準電圧源との間に、PチャネルトランジスタQ135およびNチャネルトランジスタQ136が直列に接続されている。ランジスタQ135とトランジスタQ136との間のノードN1は、NチャネルトランジスタQ134を介して第2の基準電圧源に接続されている。

#### [0055]

トランジスタQ135およびトランジスタQ136の各ドレインはノードN1に接続されている。トランジスタQ135のソースは第3の基準電圧源に接続されている。トランジスタQ136のソースは第4の基準電圧源に接続されている。トランジスタQ134のソースは、第2の基準電圧源に接続され、そのドレインは、トランジスタQ109のゲートに接続されている。

#### [0056]

さらに、ノードN1は図2に示すトランジスタQ109およびQ110のゲートに接続されている。よって、制御回路200は、ノードN1からVss(第2の基準電圧源)、Vdd(第3の基準電圧源)またはVii(第4の基準電圧源)を制御信号 $\Phi$ Lとして出力することができる。尚、Vpp(第1の基準電圧源)は、トランジスタQ139またはQ140を通して出力され得る。

#### [0057]

トランジスタQ135のゲートにはNANDゲートG114の出力が接続されている。トランジスタQ136のゲートにはNORゲートG116の出力が接続されている。NANDゲートG114およびNORゲートG116は分離信号bISO-Lおよび昇圧信号bBOOST-L1を共通に入力する。但し、NORゲートG116は昇圧信号bBOOST-L1を反転入力する。

# [0058]

トランジスタQ131、Q132が、NANDゲートG114の入力とインバ

ータG111との間に接続されている。NチャネルトランジスタQ133が、NANDゲートG114の入力と第2の基準電圧源との間に接続されている。

# [0059]

トランジスタQ131、Q132、Q133およびQ134は、選択信号SEL-Rによって制御される。尚、選択信号SEL-Rは、インバータG112を介してトランジスタQ132のゲートへ与えられる。よってトランジスタQ132のゲートには、選択信号SEL-Rの反転信号が与えられる。選択信号SEL-Rは、インバータG112およびG113を介してトランジスタQ134のゲートへ与えられる。よってトランジスタQ134のゲートには、選択信号SEL-Rが与えられる。

# [0060]

選択信号SEL-Rは、メモリセル12が選択されているときにハイになる。 このとき、トランジスタQ131およびQ132はオフ状態であり、トランジス タQ133およびQ134はオン状態である。よって、制御信号ΦLの電圧はV ssとなる。

#### $[0\ 0\ 6\ 1]$

一方、選択信号SEL-Rは、メモリセル11が選択されているときにロウである。このとき、トランジスタQ131およびQ132はオン状態であり、トランジスタQ133およびQ134はオフ状態である。よって、メモリセル11が選択されているときには、制御信号 $\PhiL$ の電圧はVdd、ViiまたはVppのいずれかになり得る。

#### [0062]

制御信号 $\Phi$ Lの電圧をVdd、ViiまたはVppにする場合の各信号の状態を説明する。

#### [0063]

制御信号ΦLの電圧をVppにする場合には、昇圧信号bBOOST-L1を口 ウにすればよい。それにより、トランジスタQ139およびQ140がオン状態 になる。

#### [0064]

このとき、NANDゲートG114には、昇圧信号bBOOSTーL1としてロウが入力される。さらに、NORゲートG116には、昇圧信号bBOOSTーL1の反転信号としてハイが入力される。よって、分離信号bISOーLのレベルにかかわらず、トランジスタQ135およびQ136がオフ状態となる。従って、トランジスタQ109のゲートは、第1の基準電圧源に接続され、第3の基準電圧源および第4の基準電圧源から切断されている。その結果、制御信号ΦLの電圧はVppになる。

# [0065]

制御信号ΦLの電圧をVddにする場合には、昇圧信号bBOOST-L1および分離信号bISO-Lをハイにすればよい。昇圧信号bBOOST-L1がハイであるので、トランジスタQ139およびQ140がオフ状態である。

# [0066]

このとき、NANDゲートG114には、昇圧信号bBOOST-L1としてハイが入力される。NORゲートG116には、昇圧信号bBOOST-L1の反転信号としてロウが入力される。さらに、分離信号bISO-Lがハイであるので、トランジスタQ135がオン状態、かつトランジスタQ136がオフ状態になる。従って、トランジスタQ109のゲートは、第3の基準電圧源に接続され、第1の基準電圧源および第4の基準電圧源から切断されている。その結果、制御信号 $\Phi$ Lの電圧はVddになる。

# [0067]

制御信号 $\Phi$ Lの電圧をViiにする場合には、昇圧信号bBOOST-L1をハイにし、分離信号bISO-Lを口ウにすればよい。これにより、トランジスタQ135がオフ状態になり、トランジスタQ136がオン状態になる。従って、トランジスタQ109のゲートは、第4の基準電圧源に接続され、かつ第1の基準電圧源および第3の基準電圧源から切断されている。その結果、制御信号 $\Phi$ Lの電圧はViiになる。

#### [0068]

図4は、遅延回路TDの実施例の回路図である。遅延回路TDは、第1の基準電圧源と第2の基準電圧源との間に直列に接続された抵抗器R11およびR12

を備える。トランジスタQ37が第1の基準電圧源と抵抗器R11との間に接続されている。トランジスタQ38が第2の基準電圧源と抵抗器R12との間に接続されている。昇圧信号bBOOST-L1がトランジスタQ37のゲートおよびトランジスタQ38のゲートに入力される。

# [0069]

インバータG17が抵抗器R11と抵抗器R12との間のノードN2に接続されている。昇圧信号bBOOST-L2がインバータG17から出力される。キャパシタC11がノードN2と第2の基準電圧源との間に接続されている。RC遅延回路がキャパシタC11および抵抗器R12によって構成されている。

# [0070]

昇圧信号 b B O O S T - L 1 がハイの場合には、Vppが遅延回路 T D から出力される。このとき、キャパシタ C 1 1 は、第 1 の基準電圧源により充電される。

#### [0071]

昇圧信号 b BOOS T-L 1 が口 つに切り替えられた場合には、Vppに代わってVssが遅延回路T Dから出力される。このとき、キャパシタ C 1 1 に充電された電荷が抵抗器 R 1 2 を介して第 2 の基準電圧源へ排除される。電荷をキャパシタ C 1 1 から放電するのに要する時間だけ、昇圧信号 b BOOS T-L 2 の出力が遅延する。

#### [0072]

図5は、図2に示された増幅回路100および図3に示された制御回路200の動作を示すタイミングチャートである。図2、図3および図5を参照して、増幅回路100がメモリセル11のデータを増幅するときの動作を説明する。

#### [0073]

増幅回路 100 がデータを読み出す前は、制御信号 $\Phi$  L および $\Phi$  R の電圧は V ddである。よって、トランジスタQ 109、Q 110、Q 112 およびQ 111 はオン状態である。増幅回路 100 がメモリセル 110 データを読み出すときには、選択信号 S E L - R がロウである。

# [0074]

まず、プリチャージ信号EQをロウにしてプリチャージ回路115をオフにす

# [0075]

次に、ワード線WLLをハイにすることによって、トランジスタQ1をオン状態にする(時点  $t_{11}$ )。それにより、センスアンプ116がメモリセル11のデータを受信する。

# [0076]

次に、分離信号 b I S O - L を 口 ウ に する(時点 t  $1\ 2$ )。 それによって、制御信号  $\Phi$  L の電圧 は V d d から V i i へ遷移する。よって、図 2 に示されたトランジスタQ 1 0 9 およびQ 1 1 0 はオフ状態に切り替わる。その結果、ビット線対B L S / b B L S が ビット線対B L L / b B L L から分離される。即ち、分離信号 b I S O - L は ビット線対B L S / b B L S と ビット線対B L L / b B L L との分離のタイミングを決定する。

# [0077]

時点 t 12の後に、センスアンプ116はメモリセル11のデータを増幅する

# [0078]

データ増幅後、昇圧信号BOOST-Lをハイにする(時点 t 1 3 )。即ち、昇圧信号 b BOOST-L 1 をロウにする。本実施の形態における制御信号  $\Phi$  L の立ち上がりは従来例よりも緩やかになる。これは、トランジスタQ 1 3 9 のサイズが比較的小さいので、トランジスタQ 1 0 9 、Q 1 1 0 のゲートの昇圧に時間が掛かるからである。

# [0079]

制御信号ΦLが緩やかに立ち上がることによって、図2に示されたトランジスタQ109およびQ110が緩やかにオン状態へ切り替えられる。従って、ビット線対BLL/bBLLがビット線対BLS/bBLSに次第に接続されていく。ビット線対BLS/bBLSの容量にビット線対BLL/bBLLの容量が急激に加わることを回避することができるので、センスアンプ116は、ビット線

対BLL/bBLLのデータを徐々にビット線対BLS/bBLSと同じ電位に 増幅することができる。その結果、ビット線対BLS/bBLSにノイズが発生 することを防止できる。また、ビット線 bBLSとビット線BLSとの電位差が 逆転してしまうこともない。

# [0080]

続いて、遅延回路TDにより遅延せられた昇圧信号bBOOST-L2がロウになる(時点 $t_{14}$ )。これにより、トランジスタQ140がオン状態に切り替えられる。トランジスタQ139およびQ140の両方がオン状態になることによって、制御信号 $\Phi$ Lは急速にVppへ昇圧される。

#### [0081]

しかし、時点 t 1 4 は、すでに、ビット線対 B L L / b B L L のデータが増幅 された後の時点である。よって、制御信号 Φ L を急速に V ppへ昇圧することによって生じるノイズは問題とならない。むしろ、制御信号 Φ L の電圧が V i i から V ppへ速く昇圧されるので、増幅されたデータがメモリセル 1 1 へ速く書き込まれ得る。その結果、本実施の形態による半導体記憶装置が高速化される。

#### [0082]

制御信号 $\Phi$ Lの電圧がVppになることによって、トランジスタQ109、Q110が再びオン状態に切り替わる(時点  $t_{15}$ )。それにより、増幅されたデータがメモリセル11へ再度書き込まれる。このとき、制御信号 $\Phi$ Lの電圧がVdd よりも高いVppであるので、キャパシタC1に充分な電荷が蓄積され得る。

#### [0083]

次に、ワード線WLLをロウにする(時点t16)。

# [0084]

さらに、分離信号b I S O - L をハイ、昇圧信号B O O S T - L をロウにすることによって、制御信号 $\Phi$  L および $\Phi$  R を V ddに戻す(時点 t 1 7)これにより、トランジスタQ 1 0 9 およびQ 1 1 0 はオン状態を維持する。トランジスタQ 1 1 1 およびQ 1 1 2 はオン状態へ切り替わる。また、このとき、プリチャージ信号 E Q をハイにすることによって、ビット線対B L L / b B L R およびB L S / b B L S をプリチャージする。

# [0085]

本実施の形態によれば、センスアンプ116がデータを増幅しているときに、 制御信号ΦLがViiからVppへ緩やかに昇圧され始める。よって、ビット線対B LL/bBLLの容量に起因するノイズが防止され得る。

#### [0086]

本実施の形態によれば、センスアンプ116がデータを増幅した後に、制御信号ΦLがVppへ急速に昇圧される。よって、センスアンプ動作が高速化され得る。

# [0087]

トランジスタQ139およびQ140がPチャネルトランジスタであることによって、第1から第4の基準電圧源以外の電圧源を追加することなく、トランジスタQ139およびQ140が駆動し得る。

# [0088]

図6は、本発明に係る第2の実施の形態における制御回路300の回路図である。本実施の形態は、トランジスタQ139のゲートとノードN3との間に、電圧制御回路VCが接続されている点で第1の実施の形態と異なる。ノードN3は、遅延回路TDとインバータG111の出力との接続点である。

#### [0089]

電圧制御回路 V C は、第1の基準電圧源と第2の基準電圧源との間にNチャネルトランジスタQ142が接続されている。トランジスタQ142のゲートとドレインは短絡されている。さらにトランジスタQ142のゲートとドレインは、トランジスタQ139のゲートに接続されている。

#### [0090]

PチャネルトランジスタQ141がトランジスタQ142のドレインと第1の 基準電圧源との間に接続されている。NチャネルトランジスタQ143がトラン ジスタQ142のソースと第2の基準電圧源との間に接続されている。さらに、 インバータG118がトランジスタQ141、Q143のゲートとインバータG 111との間に接続されている。

# [0091]

制御回路300の動作を説明する。電圧制御回路VCは、昇圧信号bBOOS T-L1を入力して、昇圧信号bBOOST-Ldを出力するように動作する。

# [0092]

トランジスタQ141、Q143のゲートは共通に接続されているので、トランジスタQ142、Q143のいずれか一方がオン状態であり、他方がオフ状態である。

# [0093]

昇圧信号 b B O O S T - L 1 がハイになった場合には、トランジスタQ 1 4 1 がオン状態になり、トランジスタQ 1 4 3 がオフ状態になる。よって、昇圧信号 b B O O S T - L d は V pp(ハイ)になる。この場合の昇圧信号 b B O O S T - L d は、第 1 の実施の形態の昇圧信号 b B O O S T - L 1 と同様である。

# [0094]

#### [0095]

図 7 は、第 2 の実施の形態の動作を示すタイミングチャートである。時点  $t_1$ 3 において、昇圧信号 b B O O S T - L d が、昇圧信号 b B O O S T - L 1 のように V ss まで低下することなく、 V ss + V th( Q 1 4 2 )までしか低下しない点で、第 1 の実施の形態と異なる。

# [0096]

#### [0097]

図8は、本発明に係る第3の実施の形態における制御回路400の回路図である。本実施の形態は、遅延回路TDに代えて、遅延回路TDとは異なるタイミン

グ変更回路TSを備えている点で第1の実施の形態と異なる。タイミング変更回路TSは、PチャネルトランジスタQ144、Q146、NチャネルトランジスタQ145、Q147およびインバータG119を備える。

# [0098]

トランジスタQ146のソースは第3の基準電圧源に接続されている。トランジスタQ146のドレインはトランジスタQ145を介してトランジスタQ14 0のゲート接続されている。

# [0099]

トランジスタQ147のソースは第2の基準電圧源に接続されている。トランジスタQ147のドレインは、トランジスタQ146のドレインと同様に、トランジスタQ145を介してトランジスタQ140のゲートに接続されている。トランジスタQ146のゲートおよびトランジスタQ147のゲートはともにトランジスタQ109、Q110のゲートに接続されている。

# [0100]

トランジスタQ144のソースは第1の基準電圧源に接続されている。トランジスタQ144のドレインはトランジスタQ140のゲートに接続されている。トランジスタQ145のソースはトランジスタQ146、Q147のドレインに接続されている。トランジスタQ145のドレインは、トランジスタQ144のドレインと同様に、トランジスタQ140のゲートに接続されている。トランジスタQ144のゲートおよびトランジスタQ145のゲートは、ともにインバータG119を介してインバータG111とトランジスタQ139のゲートとの間に接続されている。

# [0101]

次に、制御回路400の動作を説明する。

#### [0102]

昇圧信号 b B O O S T – L 1 がハイになった場合には、トランジスタQ 1 4 4 がオン状態になり、トランジスタQ 1 4 5 がオフ状態になる。よって、V pp が昇圧信号 b B O O S T – L 2 として出力される。この動作は、第 1 の実施の形態と同じである。

# [0103]

昇圧信号 b B O O S T – L 1 がロウになった場合には、トランジスタQ 1 4 5 がオン状態になり、トランジスタQ 1 4 4 がオフ状態になる。よって、トランジスタQ 1 4 6 のドレインとトランジスタQ 1 4 7 のドレインとの接続点N 4 における電圧が昇圧信号 b B O O S T – L 2 として出力される。

# [0104]

#### [0105]

制御信号ΦLの電圧がViiからVdd-Vth(Q146)(以下、設定電圧Vsetという)に達した時に、トランジスタQ146がオフ状態に切り替えられる。トランジスタQ147のしきい値は設定電圧Vsetよりも低く設定されている。従って、トランジスタQ146がオフ状態に切り替えられた時点において、トランジスタQ147はすでにオン状態にある。これにより、接続点N4における電圧、即ち、昇圧信号bBOOST-L2の電圧はVssになり、その結果、トランジスタQ140がオン状態になる。

# [0106]

図9は、本発明に係る第3の実施の形態の動作を示すタイミングチャートである。本実施の形態においては、制御信号 $\Phi$ Lが設定電圧Vsetに達したときにトランジスタQ140がオン状態に切り替えられる点で第1の実施の形態と異なる。時点 t 1 0 から時点 t 1 2 までの本実施の形態の動作は第1 の実施の形態と同じである。

#### [0107]

時点 t 1 3 において、昇圧信号 b B O O S T -L 1 がハイからロウへ切り替えられる。トランジスタ Q 1 4 4 がオフ状態になり、トランジスタ Q 1 4 5 がオン

状態になる。このとき、トランジスタQ146はオン状態になっている。トランジスタQ147はオフ状態になっている。よって、昇圧信号bBOOST-L2がVppからVddへ減圧される。

# [0108]

# [0109]

第1の実施の形態によれば、タイミング変更回路としてRC遅延回路が用いられていた。一般に、抵抗器およびキャパシタは、製造プロセスによるばらつきが大きな素子である。よって、トランジスタQ140がトランジスタQ139とほぼ同時にオン状態になる可能性がある。逆に、トランジスタQ140がオン状態になるまで長時間を要することによって、増幅回路の高速動作が妨げられる場合もある。

# [0110]

しかし、本実施の形態によれば、タイミング変更回路は、総てトランジスタにより構成されているので、製造プロセスによるばらつきが比較的小さい。さらに、制御信号ΦLが設定電圧Vsetを超えることを条件に、トランジスタQ140がオン状態になる。従って、トランジスタQ140は、トランジスタQ139を介して制御信号ΦLが設定電圧Vsetに昇圧されるまではオン状態になることはない。また、トランジスタQ139を介して制御信号ΦLが設定電圧Vset以上に昇圧されることによって、トランジスタQ140は確実にオン状態になる。

# [0111]

このように、本実施の形態は、製造プロセスのばらつきを考慮することなく、 制御信号ΦLをVppへ昇圧させるタイミングを決定することができる。

# [0112]

図10は、本発明に係る第4の実施の形態における制御回路500の回路図で

ある。本実施の形態は、第2の実施の形態および第3の実施の形態の組合せである。本実施の形態によれば、第2の実施の形態および第3の実施の形態の両方の効果を得ることができる。

# [0113]

尚、タイミング変更回路TSは、遅延回路TDに置き換えてもよい。この場合には、第1の実施の形態および第2の実施の形態の両方の効果を得ることができる。

# [0114]

図11は、本発明に係る第5の実施の形態における制御回路600の回路図である。本実施の形態は、電圧制御回路VC内にNチャネルトランジスタQ148は、トランジスタ142と並列に接続されている。トランジスタQ148のゲートはトランジスタQ109、Q110のゲートに接続されている。トランジスタQ139をトランジスタQ140よりも速いタイミングで動作させるために、トランジスタ148の閾値電圧は、トランジスタ147の閾値電圧よりも低いことが好ましい

#### [0115]

図12は本発明に係る第5の実施の形態の動作を示すタイミングチャートである。第4の実施の形態においては、制御信号ΦLは、その傾きを2回変更しつつ Viiから Vppまで上昇した。しかし、本実施の形態においては、制御信号ΦLは、その傾きを3回変更しつつ Viiから Vppまで上昇する。

#### [0116]

# [0117]

制御信号 $\Phi$ LはトランジスタQ148のゲートにフィードバックされているので、制御信号 $\Phi$ Lの電圧がトランジスタQ148の閾値Vth(Q148)まで上昇したときに、トランジスタQ148がオン状態になる(時点 $t_{14a}$ )。それによって、トランジスタQ139のゲート電圧がVssになるので、トランジスタQ139のチャネル抵抗がさらに低下し、トランジスタQ139の駆動能力が向上する。その結果、制御信号 $\Phi$ Lは、第1の傾きよりも大きな第2の傾きで上昇する。

#### [0118]

さらに、制御信号 $\Phi$ Lの電圧が、Viiから上昇し設定電圧Vsetに達した時に、トランジスタQ146がオフ状態に切り替えられ、かつ、トランジスタQ147がオン状態に切り替えられる(時点 t14b)。それによって、制御信号 $\Phi$ Lの電圧は、第2の傾きよりも大きな第3の傾きでVppまで上昇する。第3の傾きは、第3の実施の形態における時点 t14から時点 t15までの制御信号 $\Phi$ Lの傾きと同じである(図9参照)。制御信号 $\Phi$ Lの電圧がVppに達した後、即ち、時点 t15以降の本実施の形態の動作は、第3の実施の形態の動作と同様である

#### [0119]

制御回路600は、制御信号ΦLの傾きを3段階に分けて変更する。さらに、制御信号ΦLの第2の傾きは、第1のかたむきよりも大きく、かつ第3の傾きよりも小さい。従って、制御回路600は、制御信号ΦLの電圧をViiからVppまで比較的滑らかに上昇させることができる。換言すると、本実施の形態は、データの増幅時において、図2に示されたビット線対BLL/bBLLをビット線対BLS/bBLSへ第1から第4の実施の形態よりも滑らかに接続することができる。その結果、本実施の形態のセンスアンプは、第1から第4の実施の形態よりも低ノイズかつ高感度で増幅動作をすることができる。本実施の形態は、さら・に第4の実施の形態と同様の効果を得ることができる。

#### [0120]

図13は、本発明に係る第6の実施の形態における制御回路700の回路図である。本実施の形態は、電圧制御回路VC内にNチャネルトランジスタQ149

を備えている点で第5の実施の形態と異なる。トランジスタQ149は、トランジスタQ142とトランジスタQ143との間に接続されている。トランジスタQ149のゲートは、トランジスタQ149のドレインおよびトランジスタQ148のソースに接続されている。

# [0121]

図14は本発明に係る第6の実施の形態の動作を示すタイミングチャートである。本実施の形態は、制御信号ΦLがその傾きを3回変更しつつViiからVppまで上昇する点で第5の実施の形態と同様である。

# [0122]

しかし、本実施の形態によれば、トランジスタQ149がトランジスタQ148のソースと第2の基準電圧源との間に介在する。よって、時点 $t_{13}$ において昇圧信号 $b_{13}$ 日の電圧は、 $v_{13}$ 日の電圧は、 $v_{13}$ 日の電圧は、 $v_{13}$ 日の電圧は、 $v_{13}$ 日の電圧は、 $v_{13}$ 日の間に介在する。よって、時点 $v_{13}$ 日の間に分析を $v_{13}$ 日の間に分析を $v_{13}$ 日の間に分析を $v_{13}$ 日の間をは、第5の実施の形態における制御信号 $v_{13}$ 日の間をよりも小さい。

# [0123]

さらに、時点  $t_{14a}$  において昇圧信号 b B O O S T - L d の電圧は、V ss + V th(Q 1 4 2) + V th(Q 1 4 9)から V ss + V th(Q 1 4 9)へ減圧される。よって、本実施の形態における制御信号  $\Phi$  L の第 2 の傾きは、第 5 の実施の形態における制御信号  $\Phi$  L の第 2 の傾きよりも小さい。時点  $t_{14b}$  以降の本実施の形態の動作は、第 5 の実施の形態と同様である。V th(Q 1 4 2)および V th(Q 1 4 9)は、V トランジスタ V 1 3 9 のゲート電圧を調整するために、即ち、制御信号 V L の傾きを調整するために、個別に設定することができる。

#### [0124]

本実施の形態によれば、制御信号ΦLの第1および第2の傾きが、第5の実施の形態のそれよりも小さいので、制御回路700は、制御信号ΦLの電圧をViiからVppまで滑らかに上昇させることができる。換言すると、本実施の形態は、データの増幅時において、図2に示されたビット線対BLL/bBLLをビット線対BLS/bBLSへ第1から第5の実施の形態よりも滑らかに接続することができる。その結果、本実施の形態のセンスアンプは、第1から第5の実施の形

態よりも低ノイズかつ高感度で増幅動作をすることができる。さらに、本実施の 形態は、第5の実施の形態と同様の効果を得ることができる。

# [0125]

図13に示した制御回路700の変形例として、トランジスタQ148のソースをトランジスタQ149のソースに接続した制御回路(図示せず)が考えられる。この変形例によれば、図14に示す時点 t 14 a において昇圧信号 b B O O S T-L d の電圧がVss+Vth(Q142)+Vth(Q149)からVssに遷移する。従って、制御信号 $\Phi$ Lの第1の傾きは、第6の実施の形態のそれと同様に小さい。制御信号 $\Phi$ Lの第2の傾きは、第3の実施の形態のそれと同様となる

#### [0126]

トランジスタQ139と第2の基準電圧源との間に直列接続されるトランジスタQ142およびQ149の個数は限定しない。例えば、トランジスタQ142およびQ149の個数がそれぞれmおよびnであると仮定すると、時点 $t_{13}$ から時点 $t_{14}$ aまでの昇圧信号bBOOST-Ldの電圧は、Vss+m\*Vth(Q142)+n\*Vth(Q149)となる。時点 $t_{14}$ aから時点 $t_{17}$ までの昇圧信号 $t_{14}$ bBOOST-Ldの電圧は、 $t_{14}$ bら時点 $t_{17}$ までの昇圧信号 $t_{14}$ bBOOST-Ldの電圧は、 $t_{14}$ bら時点 $t_{17}$ までの昇圧信号 $t_{14}$ bBOOST-Ldの電圧は、 $t_{14}$ bbBOOST-Ldの電圧は、 $t_{14}$ bBOOST-Ldの電圧は、 $t_{14}$ bBOOST-Ldの電圧は

#### [0127]

トランジスタQ148の個数も限定しない。例えば、図15に示すように、トランジスタQ142およびQ149に対して並列にトランジスタQ148'を接続する。トランジスタQ148'のゲートはトランジスタQ148のゲートと共通である。この変形例により、制御信号 $\Phi$ Lがその傾きを4回変更しつつViiからVppまで上昇し得る。トランジスタQ148の個数をさらに増加させることによって、制御信号 $\Phi$ Lがその傾きを5回以上変更しつつViiからVppまで上昇し得る。

# [0128]

図16は、本発明に係る第7の実施の形態における制御回路800の回路図である。本実施の形態は、同期回路SCおよび抵抗器R13を備えている点で第1の実施の形態と異なる。

# [0129]

同期回路SCはNANDゲートG114の入力およびNORゲートG116の入力に接続されている。同期回路SCはNANDゲートG120を備える。NANDゲートG120は、センスアンプ活性化信号SEN(図2参照)および分離信号bISO-L'の反転信号を入力し、その演算結果をNANDゲートG114へ出力する。

# [0130]

制御回路800は、同期回路SCを備えることによって、センスアンプ活性化信号SENと同期してトランジスタQ109およびQ110(図2参照)を動作させることができる。それによって、ビット線対BLS/bBLSは、センスアンプの活性化とほぼ同時にビット線対BLL/bBLLから分離される。

# [0131]

従来のようにビット線対BLS/bBLSがビット線対BLL/bBLLから 完全に分離された状態でセンスアンプ116が活性化された場合には、データは ビット線BLSとビット線bBLSとの容量の相違に基づくノイズの影響を受け やすくなる。これにより、センスアンプ116が活性化されたときにデータが反 転してしまう可能性もある。

# [0132]

しかし、本実施の形態によれば、ビット線対BLS/bBLSはセンスアンプ 116の活性化とほぼ同時にビット線対BLL/bBLLから分離されるので、 データはビット線対BLS/bBLSの容量の相違に基づくノイズの影響を受け 難い。

#### [0133]

制御回路800は、トランジスタQ136とノードN1との間に直列接続された抵抗器R13をさらに備える。抵抗器R13および寄生容量がRC遅延回路を成す。それにより、センスアンプ116が活性化されたときに、ビット線対BLS/bBLSがビット線対BLL/bBLLから徐々に分離される。それによって、ビット線BLSとビット線bBLSとの容量の相違に基づくノイズがセンスアンプ116によって検出され難くなる。その結果、センスアンプ116は正し

いデータを増幅することができる。本実施の形態は、さらに第1の実施の形態と同様の効果を有する。尚、寄生容量は、例えば、抵抗器R13からトランジスタQ109、Q110のゲートまでの配線容量である。

# [0134]

# [0135]

# [0136]

図18は、本発明に係る第8の実施の形態における制御回路900の回路図である。本実施の形態は、遅延回路TD'、NORゲートG117およびNチャネルトランジスタQ150を備えている点で第1の実施の形態と異なる。また、本実施の形態は、トランジスタQ136'のサイズがトランジスタQ136のサイズよりの小さい点で第1の実施の形態と異なる。

# [0137]

トランジスタQ150は、第2の基準電圧源とノードN1との間に直列に接続されている。NORゲートG117はNORゲートG116が入力する信号と同じ信号を入力する。ただし、NORゲートG117は遅延回路TD'を通して分離信号bISO-Lを入力する。NORゲートG117の出力がトランジスタQ150は、トランジスタQ136'よりも遅延して動作する。遅延回路TD'の構成は、遅延回路TDの構成と同じでよい。NORゲートG117は、トランジスタQ150の動作をトランジスタQ136'のそれよりも遅延させるため、並びに、トラン

ジスタQ150がオフ状態に切り替えられる時期よりも早くトランジスタQ13 9がオン状態になることを防止するために設けられている。

# [0138]

# [0139]

図19は、本発明に係る第8の実施の形態の動作を示すタイミングチャートである。時点t12aにおいて、分離信号ISO-L1がロウからハイに遷移するので、トランジスタQ136'がオン状態になる。それによって、制御信号ΦLの電圧がVddから徐々に低下する。トランジスタQ136'は比較的サイズが小さいので、本実施の形態において制御信号ΦLの電圧は、第7の実施の形態よりも緩やかに低下し始める。

# [0140]

#### [0141]

本実施の形態によれば、ビット線対BLS/bBLSとビット線対BLL/bBLLとがセンスアンプ116の活性化後に分離される。従って、本実施の形態は、ビット線BLSとビット線bBLSとの容量の相違に基づくノイズの影響を確実に排除することができる。本実施の形態は、さらに第7の実施の形態と同様の効果を有する。

# [0142]

添付図面に示した各トランジスタの "S" および "D" は、それぞれソースおよびドレインを意味する。

#### [0143]

第4から第6の実施の形態において、タイミング変更回路TSは、RC遅延回路TDであってもよい。第7および第8の実施の形態において、RC遅延回路T

Dは、タイミング変更回路TSであってもよい。

#### [0144]

図20は、本発明に係る第9の実施の形態における制御回路1000の回路図である。本実施の形態は、第8の実施の形態のRC遅延回路TDに代えて、タイミング変更回路TSを用いた形態である。本実施の形態のタイミングチャートは図19と同様である。図20に示す実施の形態も、第8の実施の形態と同様の効果を得ることができる。

#### [0145]

第7および第8の実施の形態は、トランジスタQ139のゲートとインバータG111との間に電圧変更回路VCをさらに備えてもよい。上記実施の形態は、DRAM型の半導体記憶装置に関するが、本発明はこれに限らず他の記憶装置にも応用できる。

# [0146]

#### 【発明の効果】

本発明に従った半導体記憶装置によれば、データを高速に増幅することができ、尚且つ、データの増幅時にビット線の容量に起因するノイズを防止することができる。

#### 【図面の簡単な説明】

#### 図1

本発明に係る第1の実施の形態に従ったDRAM型の半導体記憶装置のブロック図。

#### 図2

本実施の形態による半導体記憶装置内のセンスアンプ領域S/Aに備えられた 増幅回路100の回路図。

#### 【図3】

本実施の形態による半導体記憶装置内の増幅回路 1 0 0 を制御する制御回路 2 0 0 の回路図。

#### 【図4】

遅延回路TDの実施例の回路図。

# 【図5】

図2に示された増幅回路100および図3に示された制御回路200の動作を 示すタイミングチャート。

# 【図6】

本発明に係る第2の実施の形態における制御回路300の回路図。

#### 【図7】

第2の実施の形態の動作を示すタイミングチャート。

#### 【図8】

本発明に係る第3の実施の形態における制御回路400の回路図。

### 【図9】

本発明に係る第3の実施の形態の動作を示すタイミングチャート。

### 【図10】

本発明に係る第4の実施の形態における制御回路500の回路図。

# 【図11】

本発明に係る第5の実施の形態における制御回路600の回路図。

#### 【図12】

本発明に係る第5の実施の形態の動作を示すタイミングチャート。

#### 【図13】

本発明に係る第6の実施の形態における制御回路700の回路図。

#### 【図14】

本発明に係る第6の実施の形態の動作を示すタイミングチャート。

### 【図15】

本発明に係る第6の実施の形態の変形例の回路図。

#### 【図16】

本発明に係る第7の実施の形態における制御回路800の回路図。

### 【図17】

本発明に係る第8の実施の形態の動作を示すタイミングチャート。

### 【図18】

本発明に係る第8の実施の形態における制御回路900の回路図。

# 【図19】

本発明に係る第8の実施の形態の動作を示すタイミングチャート。

#### 【図20】

本発明に係る第9の実施の形態における制御回路1000の回路図。

# 【図21】

従来の半導体記憶装置に備えられた増幅回路10の回路図。

#### 【図22】

図21に示された増幅回路10个制御信号ΦLを与える制御回路20の回路図

# 【図23】

0

図21に示された増幅回路10および図22に示された制御回路20の動作を示すタイミングチャート。

# 【符号の説明】

- 100 增幅回路
- 200、300、400、500、600、700、800、900 制御回路
- CAL、CAR メモリセルアレイ
- BLL、bBLL、BLS、bBLS、BLR、bBLR ビット線
- 116 センスアンプ
- 11、12 メモリセル
- Q103, Q104, Q109, Q110, Q111, Q112, Q113, Q
- 114, Q115, Q132, Q133, Q134, Q142, Q143, Q1
- 45、Q147、Q148、Q149、Q150 Nチャネルトランジスタ
- Q106, Q107, Q131, Q135, Q136, Q139, Q140, Q
- 141、Q144、Q146 Pチャネルトランジスタ
- R11、R12、R13 抵抗器
- TD、TD' 遅延回路
- VC 電圧制御回路
- TS タイミング変更回路
- SC 同期回路

Vpp 第1の基準電圧源の電圧


Vss 第2の基準電圧源

Vdd 第3の基準電圧源の電圧


Vii 第4の基準電圧源の電圧

【書類名】 図面


# 【図1】




【図2】























【図8】







【図10】




【図11】







【図13】









【図15】





【図16】






【図18】








【図20】



【図21】







# 【書類名】 要約書

# 【要約】

【課題】 データを高速に増幅することができ、尚且つ、データの増幅時にビット線の容量に起因するノイズを防止した半導体記憶装置を提供する。

【解決手段】 半導体記憶装置は、多数のメモリセルおよび該メモリセル内のデータを伝達するビット線を含むメモリセルアレイと、ビット線に接続され、データを増幅する増幅回路と、ビット線と増幅回路との間に接続されたスイッチング素子Q109と、Q109をオンさせる電圧をそのゲートに印加する基準電圧源Vppと、Q109のゲートとVppとの間に直列に接続されかつ互いに並列に接続されたスイッチング素子Q139、Q140と、Q139およびQ140をオンさせる電圧をこれらのゲートへ印加する基準電圧源Vssと、Q140のゲートとVssとの間に接続され、Q139の動作よりもQ140の動作を遅延させるタイミング変更回路とを備える。

【選択図】 図3

特願2002-345655

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由] 2001年 7月 2日

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝